EP194 High-NA EUV量产竞赛：4亿美元一台的“印钞机”，英特尔抢先、台积电观望、三星豪赌

🔥【核心洞察】

分辨率从13nm跃升至8nm，晶体管密度提升2.9倍：High-NA EUV通过将数值孔径（NA）从0.33提升至0.55，理论分辨率从约13nm推进至8nm。这相当于把一台“普通显微镜”升级成了“超级显微镜”——原本需要多次曝光的复杂图案，现在一次就能完成。分辨率提升1.7倍，晶体管密度提升近2.9倍。换个更直观的说法：从0.33 NA到0.55 NA，芯片上能塞进去的晶体管数量几乎翻了三倍。

每台造价高达3.8亿至4亿美元：这些系统是有史以来最复杂的商用机器，尺寸相当于一辆双层巴士。但单价只是门槛，真正的成本账要算“每次曝光成本”和“整体工艺简化”——一台High-NA能替代多台Low-NA的多重曝光工序。Bernstein分析指出，High-NA单次曝光的优势在于能大幅减少掩模层数、缩短生产周期，这才是其经济性的真正来源。

英特尔抢先量产，台积电观望，三星DRAM率先导入：英特尔在18A制程上已使用High-NA EUV量产Panther Lake处理器，成为业内首家实现HVM的厂商。台积电因成本考量推迟至2026年初才安装评估工具。DRAM领域预计率先广泛采用——三星和SK海力士计划在2026-2027年左右的0a nm DRAM节点导入，逻辑芯片的全面采用预计在2028至2030年间。

光刻强度将从24%升至26%，EUV业务CAGR达30%：Bernstein预测，随着High-NA取代多重曝光，光刻在晶圆制造总设备支出中的占比将持续提升。ASML的EUV业务（含High-NA）预计将以30%的复合年增长率扩张，到2030年达到427亿欧元。2026年High-NA EUV光刻机订单已全部排满，台积电、英特尔与三星合计已下单18台。

Hyper-NA已在路上：NA目标突破0.75：ASML在SPIE EUVL 2026大会上公布了下一代Hyper-NA路线图，NA目标突破0.75，目标是在2030年代中期支撑A7节点（约0.7nm）之后的进一步微缩。High-NA是“现在进行时”，Hyper-NA是“下一个十年”——这场光刻竞赛远未结束。

🔍【章节索引】

一、技术本质：从0.33到0.55的“光学杠杆”

High-NA EUV的核心原理并不复杂：在波长不变（都是13.5nm）的前提下，把数值孔径（NA）从0.33提高到0.55。根据瑞利准则，分辨率与NA成反比——NA越大，能刻出的线条越细。最终效果是分辨率从13nm推进到8nm。

但实现这一提升的代价是光学系统的彻底重构。High-NA系统采用了非对称光学设计——在X和Y方向上以4倍和8倍的不同倍率进行缩小。这种设计虽然避开了掩模版尺寸爆炸的问题，却带来了一个副作用：曝光场面积减半。对于大型芯片（如AI加速器），需要分两次曝光再“拼接”起来，精度要求达到亚纳米级别。

技术细节上，EXE:5000系统的投影光学元件包含超过4万个零件，总重约12吨；晶圆台加速度达8g，掩模版台达32g，以部分抵消曝光场减半带来的产能损失。截至2026年7月，全球已有10套High-NA系统投入运行，另有3套正在安装。累计曝光晶圆数已突破135万片。

二、成本账本：4亿美元一台，值吗？